Marvell MRVL [US]
Marvell（MRVL） · US 在 24 個供應鏈節點被引用，跨 16 個主題：AI 推論服務、ASIC、晶片測試、Chiplet/UCIe、CoWoS、CPO、DRAM/CXL、HBM、IC設計、NAND / eSSD、Networking、光模組、光子運算、AI伺服器ODM、矽光子、IC基板。
← 回首頁查看所有供應鏈主題
- 連接晶片 / Retimer / 光電 市佔／地位：XPU-attach 連接矽
以設計服務地位同平台承接 XPU 的 attach/scale-up 連接晶片，隨自研 XPU 機櫃放量帶動連接矽附加設計案，客戶價值在與主 XPU 共 co-design 降整合風險 - ASIC 設計服務（領導廠） 市佔／地位：客製矽次強 ~25%
Q1 FY27 營收 $2.42B 創高（+28% YoY）；custom silicon FY27 +20%、FY28 翻倍以上；FY28 營收目標上修至 $16.5B；新增一個 Tier-1 XPU 案 FY28 量產；Nvidia 2026/03 入股 $2B＋NVLink Fusion；2026/02 完成併購 Celestial AI（$3.25B）＋XConn - 雲端 XPU 加速器（成品） 市佔／地位：成品次強
設計層 top-2 中的次強，交付 AWS Trainium 與 Microsoft Maia 完整 XPU 成品，是 Broadcom 之外 hyperscaler 分散設計商依賴的主要第二源
- chiplet 設計服務 / 多晶粒整合 市佔／地位：merchant+設計服務
Q1 FY27 創紀錄營收 $2.418B(+28% YoY)、FY27 指引上調至 $11B(+30%)、custom FY26 倍增至 $1.5B、FY28 至少再倍增；Nvidia 2026-03-31 投資 $2B 並把 Marvell 納入 NVLink Fusion（外接 XPU 經 UCIe-to-NVLink 橋接 chiplet 接入）；UCIe 頻寬密度 3x；lifetime funnel $75B
- AI 加速器 / 終端需求 市佔／地位：自研 ASIC
雲端自研 ASIC 客戶群（Trainium/Maia/TPU），繞過 Nvidia 直接向 TSMC 爭 CoWoS 產能，分食封裝配額、成長更快 - 設計服務 / chiplet / 3DIC EDA 市佔／地位：客製 ASIC ~60% / ~35%
客製 AI ASIC co-design 雙雄（合計 ~95%），Broadcom 綁 Google TPU/Meta、Marvell 綁 AWS/微軟，決定 CoWoS 客製封裝量與雲端自研晶片走向
- 矽光子設計 / IP 市佔／地位：已併入($3.25B+$2.25B earnout)
2026/2/2 完成，約 $1B 現金+$2.25B 股票；Marvell 預估 FY28 H2 起貢獻營收，FY28 Q4 達 $500M 年化；整合入 Marvell CPO 架構供自研 XPU 客戶 - EIC：DSP / Driver / TIA 市佔／地位：PAM4 DSP ~70%
六代 SerDes 領先、首發 3nm 1.6T Ara；併 Celestial AI（$3.5B）；LPO 為自我顛覆變數 - 交換器 ASIC / 系統 ODM 市佔／地位：競逐
Marvell 交換 ASIC 源自 Innovium；Q1 FY27（截至 2026/4，5/27 公布）創紀錄營收 $2.418B（YoY +28%）、custom 全年 FY26 $1.5B、FY27 指引上調至約 $11B（YoY +30%），Q2 指引約 $2.7B；OFC 2026 展出 Aquila 1.6T DCI 模組；CPO 架構已公告（供自研 XPU 客戶，整合 Celestial AI Photonic Fabric）；2026/3/31 Nvidia 注資 $2B 並納入 NVLink Fusion 生態、共研矽光子/光互連，從客製 ASIC 競爭對手轉為生態軟綁定
- CXL 記憶體控制器（新賽道） 市佔／地位：Structera 直接對打
Structera A=16 Arm 核+四通道 DDR5；Structera X 首支四通道 DDR4/DDR5；OFC2026 推 Structera S 30260 機櫃級 CXL 交換器（260 lane/48TB 共享/4TB/s，3Q26 sampling）
- 網通 / 自研 AI ASIC Fabless 市佔／地位：客製 ASIC ~25%
Q1 FY27 Rev $2.418B（+28% YoY）創高、資料中心占 76%；>20 個客製 AI design win 將於 FY28-29 量產；FY27 Rev 指引 $11.5B（+40%）；2026/03/31 Nvidia 以 $2B 入股並透過 NVLink Fusion 綁定（軟性生態鎖定）、雙方合作矽光子——但恐削弱其「中立客製矽供應商」對 hyperscaler 去 Nvidia 化的吸引力
- 交換晶片 Switch ASIC 市佔／地位：Teralynx
2026/06/01 發表 Teralynx T100（3nm 單晶、<1000W、較對手低 ~25% 功耗）、Q2 2026 送樣、但量產要到 2027 年中、實際落後 Broadcom TH6 約一年；NVIDIA 2026/03/31 以 $2B 入股並開放 NVLink Fusion，由 Marvell 供客製 XPU 與 scale-up 網路 - NIC / DPU / SmartNIC 市佔／地位：IPU / DPU 第二梯隊
第二梯隊 IPU/DPU：Intel Mount Morgan IPU 主供自家平台與 Google/雲端卸載、Marvell OCTEON 供電信與邊緣客製化，尚未打入 AI 後端 GPU fabric 主流，難撼 NVIDIA ConnectX 綁售 - Retimer / AEC / DAC 互連 市佔／地位：retimer / 224G + 光 I/O
2026/02/02 已完成併購光互連新創 Celestial AI（前付 $3.25B、含里程碑最高 $5.5B），Photonic Fabric 光學 scale-up／記憶體解耦互連納入產品線、正面進攻 NVLink/UALink 與 Astera/Credo 銅互連；營收貢獻估 FY28 H2 起、FY28 Q4 年化 $500M
- 光 DSP / TIA / Driver 市佔／地位：商用 PAM4 DSP ~70%
Inphi 系；首發 3nm 1.6T Ara；OFC 2026 LPO/LRO host DSP（LPO 為自我顛覆變數） - 1.6T / LPO / LRO 新世代 市佔／地位：LPO/LRO host DSP
在 1.6T 提供標準 DSP 與 LPO/LRO host DSP 雙路線，握 PAM4 DSP ~70% 使其能主導 LPO 過渡節奏；LPO 去 DSP 反噬自身，是最大自我顛覆變數
- NIC / DPU / NVSwitch 市佔／地位：客製 ASIC ~20-25%
AWS Trainium 與微軟 Maia 主要客製矽設計夥伴（客製 ASIC 市佔 ~20-25%），提供 XPU、光模組 PAM DSP 與 NVLink Fusion 相容 scale-up 互連，Nvidia 亦入股卡位
- 設計 / IP / 光子 EDA 市佔／地位：被併 $3.25B(+$2.25B earnout)
Marvell 2026/2 完成併購；scale-up 光學營收目標自 $150M 上修至 $300M（12 個月內 0→$300M）；CPO 年化營收目標 Q4 FY2028 達 $500M、Q4 FY2029 達 $1B，與 Broadcom/Nvidia 並列 CPO 第一梯隊