Cadence CDNS [US]
Cadence（CDNS） · US 在 18 個供應鏈節點被引用，跨 12 個主題：先進製程、AI 晶片新創、ASIC、Chiplet/UCIe、記憶體內運算、CoWoS、Edge AI、FPGA、HBM、IC設計、Industrial AI、矽光子。
← 回首頁查看所有供應鏈主題
- EDA 工具 市佔／地位：EDA ~30%
EDA 雙雄之二(~30%)，類比/客製與 Palladium 硬體模擬領先，供先進 SoC 設計驗證，與 Synopsys 形成 2nm 設計的雙寡占入口門檻 - 矽智財 IP / 設計服務 市佔／地位：介面 IP 主導
商用介面 IP 雙雄主導，PCIe/DDR/HBM/SerDes 高速介面矽智財供 fabless 直接嵌入 SoC，省去自研與驗證成本、2nm/先進封裝相容性關鍵
- D2D PHY / 控制器 / 協定 IP 市佔／地位：D2D IP 雙寡占之一
2025-12 TSMC N3P 完成 64Gbps UCIe tape-out；2026-03 與 Intel 互通實測；Q1 2026 IP +22% YoY，UCIe/HBM 於 Samsung/Rapidus/Intel 14A 搶單 - NoC / 一致性 / 系統 IP 市佔／地位：系統/協定 IP
與 D2D IP 同源；協定 mapping 至 SoC 結構
- 設計服務 / chiplet / 3DIC EDA 市佔／地位：3DIC sign-off
3DIC 封裝 sign-off EDA 雙雄，工具與 TSMC CoWoS 5.5x reticle 認證 flow 綁定，多晶粒設計無此工具無法流片、EDA 寡占鎖客
- NPU / AI 加速 IP 市佔／地位：DSP/Vision/AI IP
可授權 DSP/NPU IP 三強之一；HiFi 音訊 DSP 近乎業界標準內建於多數手機 SoC，供 Qualcomm/MediaTek 等，音+影+AI 全覆蓋
- EDA 設計工具三雄 市佔／地位：~30%
類比/封裝/emulation 強；Q1 FY26 Rev $1.474B（+19% YoY）創紀錄 backlog、各部門雙位數成長、上修 FY26 至 $6.125–6.225B（約 +17%）、中國占 13% - 介面 / 互連 IP（SerDes/UCIe/PCIe） 市佔／地位：介面 IP 雙雄 >50%
全球介面 IP 雙雄合計 >50%（Synopsys IP 營收 $1.7B、Cadence $0.7B+），SerDes/PCIe/HBM 控制器領先、與自家 EDA 綁定；AI ASIC/chiplet 拉動介面 IP CAGR >20%，是 IP 市場成長最快段 - 代工 PDK / Foundation IP / 函式庫 市佔／地位：Foundation IP
與 Arm 並列 Foundation IP 三強，全節點覆蓋標準元件庫/記憶體編譯器/類比基礎 IP，與自家 EDA + PDK 認證綁定，供所有先進節點 fabless 設計起點 - 高速介面 IP（台廠） 市佔／地位：介面 IP 全球領導
全球介面 IP 雙雄合計 >50%（Synopsys IP 營收 $1.7B 最大），SerDes/PCIe/HBM 控制器領先，AI ASIC/HBM 拉動高速介面 IP 為其成長最快段
- Digital Twin + CAE 仿真 市佔／地位：FY2025 收入超 $4B；Reality Digital Twin Platform 覆蓋 AI 資料中心設計
2026/4 與 NVIDIA 擴大合作：Agentic AI 設計/物理仿真/數位孿生；Reality DT 可提升資料中心能效達 30%
- 設計 / IP / 光子 EDA 市佔／地位：光子 EDA 三強
光子 EDA 三強壟斷電-光統一設計流程（Synopsys OptoCompiler+Ansys Lumerical 求解器+Cadence Virtuoso），是 SiPh 設計必經工具鏈、切換成本極高