客製 AI 晶片（ASIC / XPU）供應鏈
Custom AI Silicon — 超大規模雲端業者（Google/AWS/Microsoft/Meta/OpenAI）以自研 XPU 取代部分 merchant GPU，是 AI 算力供應鏈成長最快的一極。價值鏈：IP/SerDes 授權 → ASIC 設計服務（Broadcom/Marvell/世芯/創意/聯發科）→ TSMC N3/N2 代工 → CoWoS 先進封裝 → 雲端 XPU 終端。Broadcom 三大客戶 FY27 SAM 估 $60–90B；ASIC 出貨量 2028 將首度超越 GPU。深單點：TSMC 先進節點＋CoWoS 產能、Arm/Synopsys 設計入口。
← 回 半導體硬體供應鏈 主題列表 · 回首頁
CPU 架構 / CSS 子系統 IP CPU Arch · Compute Subsystem IP
資料中心 CPU 與 XPU 控制核所需的處理器架構與預整合運算子系統（Neoverse CSS）授權，是客製 SoC 的源頭。
【誰握位置】Arm Neoverse 在雲端自研 CPU 近乎壟斷架構入口——AWS Graviton、Google Axion、Microsoft Cobalt、Nvidia Grace 全採 Arm ISA，v9 授權加 CSS 可把資料中心 royalty 費率拉高 20–30%。【護城河】屬指令集網路效應＋軟體生態綁定：整個雲端 Arm 軟體堆疊、編譯器、OS 皆已就位，客戶改架構須重寫底層；CSS 以預驗證子系統把客製矽上市時程砍半，形成『客製化入口』的技術壁壘。截至 2026 初 Total Design 生態已 >20 夥伴（含 TSMC/Intel Foundry/Cadence/Synopsys/Astera），CSS 授權約 16 家（9 客戶端＋6 基礎設施＋1 車用）。【挑戰者】RISC-V（SiFive、晶心 Andes、Tenstorrent）在 XPU 控制核／週邊以免權利金切入，是唯一結構性替代路線。【會破壞位置的風險】RISC-V 若在資料中心軟體生態補齊（工具鏈、驗證、記憶體模型），Arm 的『架構稅』可被繞過；Qualcomm 洽併 Tenstorrent（$8–10B、RISC-V AI 加速器）即為超大規模玩家押注去 Arm 化的信號。
| 公司 | 市佔／地位 | 角色 |
|---|
| [UK] Arm Holdings (ARM) | 雲端 CPU 主架構(領導) | Total Design 生態 >20 夥伴、CSS 授權約 16 家（9 客戶端/6 基礎設施/1 車用）；CSS 費率約 v9 core 兩倍、拉高 DC royalty 20–30%（官方/媒體） |
| [US] SiFive (—) | RISC-V 領導(未上市) | RISC-V 高效能 CPU IP 龍頭、IP 布建 >500 設計/累計出貨 >100 億核；供 XPU 控制核與 AI 加速器排程/orchestration 用例，是取代 Arm 授權的主替代路線；2026 估值 $3.65B、Nvidia 入股 |
| [TW] 晶心科技 Andes (6533.TWO) | RISC-V IP 台廠 | 台廠 RISC-V IP 領導、可授權向量 DSP 核，供 AI ASIC 嵌入式控制核與週邊 sub-block，客戶價值在以免權利金綁定的 RISC-V 取代 Arm 授權成本 |
資料來源
EDA 設計工具 / 3DIC sign-off EDA · 3DIC Sign-off
客製 ASIC 的合成、佈局繞線、驗證與多晶粒（multi-die）3DIC 簽核工具，是設計流片的必經入口。
Synopsys 與 Cadence 雙雄掌控 ASIC 全流程；多晶粒封裝 sign-off（Synopsys 3DIC Compiler、Cadence Integrity 3D-IC）與 TSMC 3DFabric/CoWoS reticle 認證綁定，是 XPU 多 chiplet 設計的必經關卡。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Synopsys (SNPS) | EDA 龍頭 ~30%+ | 全流程 EDA 與 IP 雙料龍頭、合成/佈局/簽核+DesignWare IP 一站式，併 Ansys 補多物理場；3DIC Compiler 綁 TSMC 3DFabric 認證是 XPU 多 chiplet 設計必經入口，客戶價值在把客製矽 tape-out 時程與風險最小化 |
| [US] Cadence (CDNS) | EDA 雙雄 ~30% | 與 Synopsys 並列 EDA 雙寡占，封裝/類比/multi-die sign-off 特強；Integrity 3D-IC 為 XPU 多晶粒整合簽核關卡，兩雄合計近壟斷 ASIC 全流程流片入口 |
| [DE] Siemens EDA (—) | 簽核工具第三 | Siemens 旗下 EDA 第三強，Calibre 實體驗證(DRC/LVS)為晶圓廠簽核事實標準、Tessent 主導 DFT 測試，是流片前 physical/測試 sign-off 近單點依賴 |
資料來源
SerDes / Die-to-Die / UCIe IP SerDes · Die-to-Die · UCIe IP
XPU 內外高速串列收發（112G/224G SerDes）、UCIe chiplet 互連 PHY 與控制器 IP，決定頻寬與 chiplet 整合可行性。
高階 SerDes/UCIe IP 由 Synopsys、Cadence、Alphawave 主導；Qualcomm 2025 併 Alphawave（DSP-based SerDes 切入資料中心客製矽），2026/06 再洽併 Tenstorrent（$8–10B、RISC-V AI 加速器＋DC CPU IP），客製 ASIC DC 晶片出貨提前至 CY2026，成設計層新整合者。UCIe PHY 供應商含 Synopsys/Cadence/Alphawave/Blue Cheetah。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Synopsys / Cadence (SNPS / CDNS) | 介面 IP 雙雄 | UCIe 達 64Gbps/bump |
| [US] Alphawave Semi → Qualcomm (QCOM) | DSP SerDes | Qualcomm 2025 併購 |
| [TW] M31 科技 (6643.TWO) | 介面 IP 台廠 | 台廠 foundation IP 與高速介面 IP 供應商、已於 TSMC N2P 完成 eUSB2V2 tapeout；供 AI ASIC 設計服務商 IP 組件，客戶價值在先進節點 IP 的即用授權以縮短 turnkey 開發 |
| [US] Blue Cheetah (—) | UCIe 新創 | 獨立 UCIe/die-to-die 互連 IP 新創，提供不綁單一晶圓廠的可移植 chiplet PHY，是超大規模自研 XPU 分散 Synopsys/Cadence 介面 IP 依賴的第三方選項 |
資料來源
嵌入式記憶體 / 安全 IP Embedded NVM · Security IP
ASIC/XPU 內嵌的 Logic 非揮發記憶體（OTP/MTP）、PUF 硬體安全根與權利金型 IP。
力旺（eMemory）為純 Logic NVM 全球領導，IP 已布建 >2,400 客戶/foundry，3–7nm 全節點覆蓋；PUF 安全根導入 Nvidia Vera Rubin 並獲美政府認證，2026 權利金結構性放量、營益率創 60%+。【絃外之音】廣義 logic-NVM IP 市場 Synopsys/Microchip(SST) 各 >20%、力旺非絕對壟斷；但在『先進節點 antifuse OTP + 硬體 PUF 安全根』這個子段力旺近乎 sole-source——這是『整體市占 vs 子段實質控制力』落差的隱性單點：XPU 一旦要在 3nm 以下嵌 OTP/安全根，幾乎繞不開力旺。
| 公司 | 市佔／地位 | 角色 |
|---|
| [TW] 力旺 eMemory (3529.TWO) | Logic NVM 近壟斷 | Rubin 導入；OM 60%+ |
| [US] Synopsys / Arm (SNPS / ARM) | 基礎/安全 IP | 提供 XPU 內嵌 SRAM 編譯器與基礎/安全 IP，補力旺 Logic NVM 之外的揮發性記憶體與加密 IP，為設計服務商 foundation IP 的另一來源 |
資料來源
連接晶片 / Retimer / 光電 Connectivity · Retimer · Optical
XPU rack-scale 系統所需 PCIe/Ethernet retimer、CXL、主動電纜與光連結；隨自研 XPU 機櫃放量。
Astera Labs（PCIe6 retimer/scale-up，Q4'25 營收 +92% YoY 至 $270.6M）與 Credo（AEC 主動銅纜，DC 占營收 >90%）為 XPU 周邊連接新星；多與 AWS/客製 ASIC 平台綁定。【結構】retimer 市場 TI/Broadcom/Marvell/Renesas/Astera 合計約 30-40%、無單一主導者、領導者未固化，符合 highgrowth；但每顆自研 XPU 機櫃 scale-up 都需 retimer/AEC，是 XPU 放量的二階受惠單點。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Astera Labs (ALAB) | PCIe retimer 領導 | Q4'25 +92% YoY（8-K） |
| [US] Credo Technology (CRDO) | AEC 主動電纜 | DC >90% 營收 |
| [TW] Alchip(後段)/Marvell (3661.TW / MRVL) | XPU-attach 連接矽 | 以設計服務地位同平台承接 XPU 的 attach/scale-up 連接晶片，隨自研 XPU 機櫃放量帶動連接矽附加設計案，客戶價值在與主 XPU 共 co-design 降整合風險 |
資料來源
ASIC 設計服務（領導廠） ASIC Design Houses (Tier-1)
與超大規模客戶 co-design 完整 XPU（前段架構＋後段實作＋封裝整合），是客製矽價值最集中環節。
【誰握位置＋量化】Broadcom 為客製 AI 加速器（XPU）龍頭，市占約 70%、與 Marvell（~25%）合計約 95% ASIC co-design 市場（典型雙寡占；Counterpoint 估 Broadcom 2027 ~60%、口徑較保守）；⚑2026/9/2 Q3 FY26 實績已把口徑再往上推一階：AI 半導體 $16.7B +221% YoY（超前 $16.0B 指引）、Q4 指引 $21.7B、FY26 AI 由 $56B 上修至 $58B，並首度給出 FY27 約 $115B、FY28 約 $230B 的長期展望；⚑更關鍵的結構訊號是 XPU 出貨量年增逾 3.5 倍、單獨占 AI 營收 73%，客製矽正式取代網路成為 Broadcom 主引擎（AI 網路僅占約 27%）。【護城河類型】屬客戶認證綁定＋技術壁壘＋高 NRE 門檻的複合 moat：與 hyperscaler 多代 co-design 累積的 SerDes/封裝/整合 know-how 與長約（Google TPU 至 2031）造成極高切換成本，新進者要達到 reticle 級大晶片＋2.5D/3DIC 良率須跨越數億美元 NRE 與多年學習曲線。【挑戰者可信度】Marvell（~25%，18 個 XPU/attach 案、pipeline ~$75B、AWS Trainium/Microsoft Maia、Nvidia 2026/03 入股 $2B＋NVLink Fusion）為明確次強；⚑但 2026/8/27 Q2 FY27 揭露一個對整條 ASIC 敘事重要的反差：Marvell 資料中心 $2.17B +46% YoY 的成長主要來自互連（interconnect）而非客製矽，管理層明言客製矽要到 FY27 下半年才顯著放量、FY28 翻倍以上而主要衝擊落在 FY29 以後——設計層兩強的客製矽節奏其實是分歧的（Broadcom 已在放量、Marvell 仍在等），投資人若把兩家當同一條曲線會誤判時序；Marvell 同期把 FY27 上修至 ~$12B、FY28 上修至 ~$18B，並與 Google 擴大客製矽合作、簽出與營收里程碑掛鉤的認股權證。台廠世芯（AWS Trainium 3nm 後段量產，2026 集中下半年）、創意（GUC，TSMC 子公司，Google/Microsoft）、聯發科（Google TPU v7 I/O＋v8i『Zebrafish』推論、2026 ASIC 目標 $2B）為追趕者，多承接後段實作或推論版分工。【會破壞位置的絃外之音】帳面 95% 集中＝看似壟斷，但定價權被買方反握——超大規模客戶自擁架構/IP，Google 已把 TPU v8 拆成 8t／8i 雙晶片＋Marvell（客製網路晶片）四方分工、刻意製造設計商互鬥壓 Broadcom 訓練晶片溢價。⚑2026/9/2 法說出現兩處需修正本檔既有敘述：①分工方向相反——Hock Tan 原話為『Broadcom is now shipping the TPU v8i ahead of the MediaTek v8t』，即 Broadcom 做 v8i 且已於 Q3 開始量產出貨、聯發科做 v8t（本檔先前記為 Broadcom=8t／聯發科=8i，方向錯誤；Sunfish/Zebrafish 代號與 8t/8i 的對應關係尚待證）；②『Broadcom 占 TPU 營收 2026 ~95%→2028 65%』的稀釋論述受到直接挑戰——Broadcom 與 Google 已簽長期協議共同開發並供應未來世代 TPU 與 AI 網路，規劃『未來數年每年交付數百億美元（multi-tens of billions）規模的 TPU』，Tan 稱雙方關係『never been stronger』。這是『高市占≠高定價權』的教科書案例：設計商是商品化風險最高、被單一大客戶集中拉動風險最高的一環。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Broadcom (AVGO) | 客製 XPU ~70–80% | ⚑2026/9/2 Q3 FY26 實績（超前指引）：總營收 $29.6B +86% YoY、營益 $20.1B +92%；AI 半導體 $16.7B +221% YoY（指引 $16.0B）；⚑XPU 出貨量年增逾 3.5 倍、單獨占 AI 營收 73%（AI 網路僅約 27%、年增 2.5 倍）——客製矽正式取代網路成為 Broadcom 的主引擎；Q4 指引 AI $21.7B、FY26 AI 上修 $56B→$58B，並首度給出 FY27 約 $115B、FY28 約 $230B 的長期 AI 營收展望（原 FY27 口徑僅 >$100B）；法說重申六家客製加速器客戶同步加速導入（含 Google/Anthropic/OpenAI/Meta）；與 Marvell 合計約 95% ASIC co-design 市場 |
| [US] Marvell (MRVL) | 客製矽次強 ~25% | ⚑2026/8/27 Q2 FY27：營收 $2.74B +37% YoY、資料中心 $2.17B +46% YoY、非 GAAP EPS $0.94、營益率 36.6%（+180bps）；Q3 指引 ~$3.15B；FY27 營收目標由 $11.5B 上修至 ~$12B（+45%）、FY28 由 $16.5B 上修至 ~$18B（+50%），資料中心 FY27 成長口徑由 +50% 上修至 ~+60%；管理層明言客製矽 TAM 大於市場先前爭論的 $8–10B 區間、FY28 客製矽營收將翻倍以上但主要衝擊落在 FY29 以後——⚠短期真正的成長引擎是互連（interconnect）而非客製矽，客製矽放量遞延至 FY27 下半年；2026 與 Google 擴大客製矽合作並簽出與營收里程碑掛鉤的認股權證（warrant）；Nvidia 2026/03 入股 $2B＋NVLink Fusion；2026/02 完成併購 Celestial AI（$3.25B）＋XConn |
| [TW] 世芯-KY Alchip (3661.TW) | 後段實作領先台廠 | Q1 2026 收 4.15B TWD（毛利率 50.16% 歷史新高、EPS 17.55）；⚑Q2 2026 實績營收 US$241.7M（+82.6% QoQ）、稅後淨利 US$51.8M、EPS NT$20.01（⚠低於先前 NT$90.3 億的市場預估口徑，換算約 NT$72–75 億）；北美 CSP 客戶 3nm AI 加速器 2026/05 底量產、06 起正式出貨，管理層指下半年營收與獲利將連兩季創新高、動能可延續 3–4 年；該 3nm AI ASIC 專案總量約 220 萬顆，晶圓／CoWoS／基板／散熱／測試產能均已鎖定；2nm tape-out 2026 年底、量產 2027 Q4；中國車用客戶 2026 貢獻約 $280M |
| [TW] 創意 GUC (3443.TW) | TSMC 系設計服務 | Q1 FY26 Revenue 11.45B TWD（EPS 12.28超預期30%+）；Q2 指引 12.30B TWD；客戶含 Google CPU、Microsoft Cobalt、Tesla A15；Google TPU 設計分工由三方擴為四方：Broadcom（8t 訓練）+ 聯發科（8i 推論）+ Marvell（2026/06 新增客製網路晶片）+ TSMC/Intel 代工封裝 |
| [TW] 聯發科 MediaTek (2454.TW) | 新進客製矽 | 2026 ASIC 目標上修至 $2B（4/30 法說翻倍）；2026/05 月營收 NT$47.43B（+4.99% YoY、+1.49% MoM）ASIC 放量在即；Google TPU v7 I/O 量產 3Q26 放量；⚑2026/9/2 Broadcom 法說更正分工方向：聯發科負責的是 TPU **v8t**（且該案其實較早啟動），而 Broadcom 的 v8i 反而先一步量產出貨——換言之聯發科的 TPU v8 案進度落後於 Broadcom，本檔先前『聯發科=8i 推論版』的記載有誤；TPU v8X 推論版 tapeout 因 Google 設計變更估延至 2026/09–10、4Q26 量產（代號與 8t/8i 對應待證）；第二 ASIC 案 2027 末量產；MediaTek 估 2026 ASIC 佔全年收入 10-15%、2027 達 ~20% |
資料來源
ASIC 設計服務（長尾 / 利基） ASIC Design Service (Long-tail)
非頂級客製矽的設計服務：智原/Socionext/金麗科等，承接邊緣 AI、車用、網通、利基 ASIC 與 IP-rich turnkey。
智原（Faraday，聯電系，Arm Neoverse CSS 台灣首家硬化夥伴、3DIC turnkey）、Socionext（日，Solution SoC，車用/網通客製）、金麗科（網通/影像 ASIC 利基）為次級設計層，避開超大規模主戰場、做分眾與 IP 整合服務。競爭趨紅海，靠特定終端與 IP 組合差異化。
| 公司 | 市佔／地位 | 角色 |
|---|
| [TW] 智原 Faraday (3035.TW) | 聯電系設計服務 | Arm Total Design 台灣首家 |
| [JP] Socionext (6526.T) | Solution SoC | 日系利基設計 |
| [TW] 金麗科 Genesys (3228.TWO) | 網通/影像利基 | 聚焦網通/影像利基的中小型 turnkey ASIC 設計服務商，避開超大規模主戰場、以特定終端與 IP 組合差異化，客戶價值在小量客製案的一站式流片 |
| [TW] 創意/世芯(利基線) (3443.TW / 3661.TW) | 利基專案 | 頂級設計服務商的利基專案線，將超大規模產能外的中量 ASIC（車用/網通/HPC）併行承接，攤平 NRE 產能並延伸客戶覆蓋 |
| [US] Qualcomm（Tenstorrent 整合） (QCOM) | DC ASIC 新進整合者 | 2026/06 洽併 Tenstorrent $8–10B；自家客製 ASIC DC 晶片出貨提前至 CY2026 |
資料來源
晶圓代工 N3 / N2 Foundry N3 / N2
客製 XPU 的先進製程量產：N5/N3 為當前主力、N2（2nm）為 2026+ 下世代 XPU 與設計服務 tapeout 焦點。
【誰握位置】TSMC 對 leading-edge 3nm/2nm 市占 >90%（整體晶圓代工 72.3% Q1'26）、近乎獨佔，是所有頂級 XPU（TPU/Trainium/Maia/MTIA/OpenAI Jalapeño）共同代工；N2 量產帶動世芯/創意 2nm tapeout 與多年成長。【護城河類型】屬資本/產能門檻＋製程壁壘的複合鎖喉：一座先進 fab 逾 $200 億、良率 know-how 累積不可壓縮，且客戶把 IP／PDK／設計流程綁死在 TSMC 製程平台，切換成本極高——這是七大 enum 中最硬的 monopoly。【被反握的絃外之音】XPU 敘事是『去 Nvidia 化』，但全部頂級自研晶片都回到同一家 TSMC 先進節點＋同一池 CoWoS/HBM——客戶把設計商分散了、代工/封裝瓶頸卻完全沒分散，TSMC 才是真正不受 GPU vs ASIC 之爭影響的全勝方（GPU 贏或 ASIC 贏，晶圓都由 TSMC 出）。【挑戰者可信度】Samsung（Tesla AI6、部分國產替代）先進節點份額個位數、良率落後；Intel Foundry（追趕者→18A 對外接單）為唯一可能鬆動獨佔的變數，但仍屬次要來源。【會破壞位置的風險】報導稱 Intel Foundry 取得微軟 Maia 2 於 18A/18A-P 代工（2026 量產、微軟/Intel 均未正式證實），若屬實將是超大規模客製 ASIC 首度有規模把領先製程訂單分散出 TSMC；惟 18A 良率／產能爬坡具高度執行不確定性，短期實際可用先進製程配額仍壓倒性以 TSMC 為主，獨佔未被實質打破。
| 公司 | 市佔／地位 | 角色 |
|---|
| [TW] TSMC 台積電 (2330.TW) | 先進節點近獨佔 | XPU 共同代工（6-K/法說會） |
| [KR] Samsung Foundry (005930.KS) | 第二源 | Tesla AI6（Taylor 廠） |
| [US] Intel Foundry (INTC) | 追趕者→傳首獲規模 ASIC 單 | IFS 設計服務聯盟（含 Faraday）；據報導取得微軟 Maia 2 於 18A/18A-P 代工、2026 量產（微軟/Intel 均未正式證實）——若屬實為超大規模客製 ASIC 首度有規模把領先製程訂單分散出 TSMC、驗證 18A 對外接單 |
資料來源
先進封裝 CoWoS / HBM 整合 Adv Packaging · CoWoS · HBM
將 XPU 邏輯 die 與 HBM 以 2.5D CoWoS 整合為完整加速器模組；HBM 與 CoWoS 產能同為 AI 鏈最關鍵瓶頸。
【誰握位置】TSMC CoWoS 一條龍主導 XPU+HBM 整合，CoWoS-L/S 自 2025 底全數 booked；委外 Amkor、矽品（SPIL）、ASE（CoWoP）為溢出緩衝但先進整合仍以 TSMC 為核。【護城河類型】屬產能門檻＋製程整合壁壘的單點咽喉：CoWoS-L 的 RDL interposer 與大尺寸 reticle 拼接良率 know-how 難複製，且產能擴充受設備（曝光、鍵合）與廠房前置期限制，短期無法彈性放大——這使封裝而非晶圓成為決定 XPU 出貨節奏的真正瓶頸。【被誰卡住＋量化】Nvidia 鎖住 TSMC ~60–70% CoWoS-L 產能、前三大客戶綁 >85%，直接逼 Google 把 2026 TPU 生產目標由 ~400 萬砍至 ~300 萬顆（−25%，Google 因 CoWoS 之爭輸給 Nvidia）；剩餘配額由 ASIC 陣營瓜分（Amazon/Alchip 預留 ~50k wafer、Marvell 為 AWS/微軟 ~55k、聯發科為 Google TPU ~20k）。【絃外之音風險】客製 XPU 的『去 Nvidia 化』敘事在此完全失效：客戶把設計分散了，卻全數回到同一池 CoWoS/HBM 與 Nvidia 正面搶配額——缺規模的小型 ASIC 設計商面臨多季延遲風險，且封裝產能才是整條 ASIC 供應鏈成長的實體天花板，而非設計或需求。詳見【CoWoS 先進封裝】與【HBM 高頻寬記憶體】主題。
| 公司 | 市佔／地位 | 角色 |
|---|
| [TW] TSMC 台積電 (2330.TW) | CoWoS 主導 | XPU+HBM 整合（見 CoWoS 主題） |
| [TW] ASE / Amkor (3711.TW / AMKR) | OSAT 委外龍頭 | 全球前二大 OSAT，承接 TSMC 溢出的 CoWoS 後段 WoS 接合與自有 CoWoP/FOCoS，是先進封裝瓶頸下 XPU 產能的委外緩衝，客戶價值在補足 TSMC 一條龍以外的封裝配額 |
| [KR] SK 海力士 / Micron (000660.KS / MU) | HBM 寡占主供 | HBM 三強中對 XPU 供 12/16-Hi HBM3E→HBM4 堆疊，SK 海力士市占領先、供先進 XPU 記憶體；HBM 與 CoWoS 並列 AI 鏈最硬瓶頸，是每顆 XPU 良率與頻寬的單點(詳見 HBM 主題) |
資料來源
雲端 XPU 加速器（成品） Cloud XPU Accelerators
完成代工＋封裝的雲端自研加速器（TPU/Trainium/Maia/MTIA/OpenAI XPU），部署於各自雲端與機櫃系統。
XPU 對特定工作負載提供較 merchant GPU 低 30–50% 的 TCO，驅動超大規模自研。產業共識：custom ASIC 2028 占 hyperscaler AI compute spend ~35–40%、出貨量首度超越 GPU；Nvidia GPU 份額自 ~80% 降至 55–60%。本節點是設計服務／代工／封裝鏈匯流後、交付給雲端終端的成品階段。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Broadcom-設計 XPU (AVGO) | 成品最大代設計 | 六大客戶 XPU 出海口；OpenAI『Jalapeño』2026/6/24 具名發表（N3、~840mm² reticle 級、2026 底起部署）；Apple『Baltra』N3P 推論晶片新增；⚑2026/9/2 法說首度把三大客戶的 GW 級部署節奏量化：Anthropic 2026 部署 1GW Ironwood → 2027 再 5GW TPU v8i → 2028 增量 10GW；OpenAI Jalapeño 2027 部署 1.3GW、2028 有 >5GW 能見度；Meta MTIA 量產出貨落在 Q4 FY26、三個 MTIA 世代至 2028 累計 line-of-sight 3GW；融資平台正式名稱為 **AI XPV**（與 Apollo、Blackstone 合組、2026/06 成立，目標 2028 年底前支持 OpenAI＋Anthropic >20GW，6 月已為 Anthropic 1GW 部署完成一筆 $35B tranche） |
| [US] Marvell-設計 XPU (MRVL) | 成品次強 | 設計層 top-2 中的次強，交付 AWS Trainium 與 Microsoft Maia 完整 XPU 成品，是 Broadcom 之外 hyperscaler 分散設計商依賴的主要第二源 |
| [TW] 台廠後段(世芯/創意) (3661.TW / 3443.TW) | 後段量產交付 | 承接 Broadcom/Marvell 前段架構後的 2.5D/3DIC 後段實作與量產交付(世芯操 AWS Trainium、創意操 Google/Microsoft)，是 XPU 從設計到 CoWoS 出貨的實體執行單點 |
資料來源
終端需求 / TAM・GPU 侵蝕 Demand · TAM · GPU Erosion
客製 AI ASIC 的總體市場與對 merchant GPU 的替代效應，是整條鏈的成長動能來源。
TAM 口徑分歧：Morgan Stanley 估 AI ASIC TAM 自 2024 $12B → 2027 ~$30B；Broadcom 三大客戶 FY27 SAM 估 $60–90B（各部署百萬顆叢集假設）、累計 AI 營收 2027 底 line-of-sight $100B。需求端為超大規模 capex（Amazon 2026 capex ~$200B、Anthropic 綁 AWS/Google 數 GW），驅動 XPU 對 Nvidia/AMD merchant GPU 的結構性侵蝕。【2026-H1 量化】TrendForce 估 ASIC AI 伺服器出貨 YoY +44.6%（GPU 僅 +16.1%），ASIC 占 CoWoS 加速器出貨比重由 2024 的 20–30% 升至 2026 ~45%；Nvidia DC AI 加速器整體市占降至 ~70–75%、超大規模自研矽合計達 ~15–20% 並快速擴張。【需求集中風險】Anthropic 同時是 Google TPU（$40B 投資/5GW）、AWS Trainium（Project Rainier 擴至 5GW、十年 >$100B AWS 承諾）、Broadcom XPU 三大陣營最大拉動者，單一客戶融資/算力策略生變將同時衝擊三條 ASIC 供應鏈。
| 公司 | 市佔／地位 | 角色 |
|---|
| [GLOBAL] AI ASIC TAM (MS 估) (—) | 2027 ~$30B | Morgan Stanley 口徑 |
| [US] Broadcom SAM(三客戶) (AVGO) | FY26 AI $58B → FY27 ~$115B → FY28 ~$230B | ⚑2026/9/2 公司口徑已由『三客戶 SAM $60–90B』升級為明確的三年營收路徑：FY26 AI 半導體 $58B（+186% YoY）、FY27 line-of-sight ~$115B、FY28 ~$230B，管理層並稱『實際需求超過此展望』——這是目前市場上對 ASIC TAM 最激進、也最具體的賣方（供給方）口徑，與 Morgan Stanley 的 2027 ~$30B 市場推估差距達數倍，⚠兩者口徑不同（公司營收 vs 第三方 TAM）不可直接比較 |
| [US] merchant GPU(被侵蝕) (NVDA / AMD) | Nvidia DC AI ~70–75% | XPU 替代壓力；TrendForce：2026 ASIC AI 伺服器出貨 YoY +44.6%（GPU 僅 +16.1%）、ASIC 占 CoWoS 加速器出貨由 2024 的 20–30% 升至 2026 ~45%；超大規模自研矽合計 ~15–20%；Nvidia 鎖 ~60–70% CoWoS-L 產能反握封裝瓶頸、NVLink Fusion 把半客製 XPU 拉回自家生態；Google 分散採購使 Broadcom 占 TPU 營收比重 2026 ~95%→2028 65% |
資料來源
Google TPU Google TPU (Ironwood)
Google 自研張量處理器，最成熟的 hyperscaler XPU；v7「Ironwood」為首款專為推論打造、可擴至 9,216 顆。
Google TPU 由 Broadcom 長期主導 co-design；TPU v7「Ironwood」9,216 顆叢集達 42.5 EFLOPS、2025/4 發表並隨 Anthropic 大單放量；聯發科參與 v7 I/O 模組設計（v7 2026 Q3 量產放大）。TPU v8 首度分拆雙晶片，公開命名為 8t『Sunfish』（Broadcom 操刀、訓練）＋ 8i『Zebrafish』（聯發科操刀、推論），TSMC 2nm、2027 底；Marvell 2026/06 再拿下 TPU 客製網路晶片（Intel 18A/18AP、2027 底量產），Google TPU 由三方擴為四方分工。【2026-H1 商業模式轉折】Google 由『只在自家雲用 TPU』轉為『把 TPU 賣進客戶自建機房』：2026/2/26 與 Meta 簽多年數十億美元協議（2026 先租 Google Cloud TPU、2027 起直接採購裝進 Meta 自建 DC），Google 內估外售 TPU 有機會吃下 Nvidia 年營收 ~10%；同時 Google 對 Anthropic 投資至多 $40B（含 5 年 5GW TPU 容量、至多 100 萬顆第七代 Ironwood，首階段 40 萬顆 ~$10B 由 Broadcom 直供機櫃）。【供給受限】因 Nvidia 鎖 CoWoS-L，Google 把 2026 TPU 目標由 ~400 萬砍至 ~300 萬顆（−25%）。是自研 XPU 成熟度與規模標竿。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Google (Alphabet) (GOOGL) | 自研 XPU 標竿 | Broadcom 主設計＋聯發科 v7 I/O；2026/2/26 與 Meta 簽多年數十億美元 TPU 外售協議（2026 租用 Google Cloud TPU、2027 起 Meta 直接採購裝進自建機房）——TPU 商業模式由內用轉外售 |
資料來源
AWS Trainium / Inferentia AWS Trainium · Inferentia
AWS 自研訓練/推論加速器，由 Annapurna Labs 設計；Trainium3（3nm）2025 re:Invent 發表、4.4× 算力。
AWS Trainium 由內部 Annapurna Labs 主導，Marvell（chip shepherding）與世芯（後段量產，待證）參與；Trainium3 GA 已上線（Trn3 UltraServer 144 顆）；Trainium4 預告：6× FP4 性能、4× 頻寬、288GB 記憶體，支援 NVLink Fusion；後段 Alchip 主力。【2026-H1 量產加速】2026 年底前約 1GW 的 Trainium2＋Trainium3 容量上線，Trainium2 大量於 2026 Q2 上線、Trainium3（3nm、由 Alchip 設計）下半年放量（Alchip 該 3nm 加速器 2026 Q2 量產、Q3 營收爆量、2nm 年底 tapeout）；2026/4/20 Amazon 加碼投資 Anthropic $5B（里程碑另達 $20B），Project Rainier 擴至 5GW Trainium、Anthropic 十年承諾逾 $100B AWS（Trainium2→Trainium4）。是量產規模領先的自研 XPU。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Amazon AWS (Annapurna) (AMZN) | 量產規模領先 | Annapurna＋Marvell＋世芯後段(待證)；2026 底前 ~1GW Trn2+Trn3 上線、Trn3（3nm/Alchip 設計）下半年放量；2026/4/20 Amazon 加碼 Anthropic $5B、Project Rainier 擴至 5GW、Anthropic 十年 >$100B AWS 承諾 |
資料來源
Microsoft Maia Microsoft Maia
Microsoft Azure 自研 AI 加速器；Maia 100 量產 ramp、續代 Maia 200 與 Azure 共同開發。
Microsoft Maia 由 Marvell shepherding（媒體稱獨家 MAIA program）、創意（GUC）亦被點名參與後段（待證）；Maia 100 ramp、Maia 200（3nm、216GB HBM3e、7TB/s、272MB SRAM）2026/1 發表並於美中部（Iowa）資料中心部署、Phoenix 接續、主打推論。【競爭定位】Maia 為 hyperscaler 自研中相對落後者（emerging）：Maia 100 規模有限、Maia 200 至 2026 中仍未正式 GA，落後 Google TPU（最成熟）與 AWS Trainium（量產領先）約一個世代；moat 在於 Azure 內部工作負載綁定與 OpenAI/Anthropic 潛在採購驗證，而非設計領先。【2026-H1 代工分散(待證)】據報下一代 Maia 2 改由 Intel Foundry 18A/18A-P 代工（2026 量產，微軟/Intel 未正式證實）以分散 TSMC 依賴，若成真為超大規模客製 ASIC 首度規模化把領先製程移出 TSMC。為 Azure 降 TCO 的自研路線。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Microsoft (MSFT) | Azure 自研 | Marvell shepherding；GUC 參與(待證)；Maia 200 限量預覽中、2026 中仍未 GA；Anthropic 2026/05 洽租 Azure 跑 Maia 200（首個外部 frontier 模型驗證） |
資料來源
Meta MTIA Meta MTIA
Meta 自研訓練/推論加速器（MTIA），與 Broadcom 緊密 co-design，已部署數十萬顆於廣告/內容推論。
Meta MTIA 與 Broadcom 共同設計（官方確認），Broadcom CEO 稱 Meta roadmap「alive and well」、2027+ 為 Meta 部署 multiple GW XPU；MTIA 300/400/450/500 六個月節奏推進、450/500 2027 量產。【2026-H1 雙軌外採】除自研 MTIA 外，2026/2/26 Meta 與 Google 簽多年數十億美元協議，2026 先租 Google Cloud TPU、2027 起直接採購 Google TPU 裝進 Meta 自建機房——Meta 成 Google 外售 TPU 首個大客戶。是推論導向自研 XPU 主力。
資料來源
OpenAI XPU（新進） OpenAI XPU (New)
OpenAI 首款自研推論加速器『Jalapeño』，與 Broadcom 共同設計、TSMC 代工，2026 底起部署機櫃、超過 1GW 算力。
OpenAI 為 Broadcom 確認客戶；首款 XPU 2026/6/24 由雙方正式發表並具名『Jalapeño』（先前媒體代號 Titan 已被官方名取代）——Broadcom 設計、TSMC N3 代工、~840mm²（近 858mm² EUV reticle 上限）reticle 級大晶片、systolic array 架構、8 顆 HBM 堆疊；以 OpenAI 自家模型（GPT-5.3-Codex-Spark）加速設計，自設計到 tape-out 僅 9 個月（號稱史上最快高效能 ASIC 開發週期）；工程樣品已在實驗室跑生產目標頻率/功耗，宣稱 perf/watt 大幅領先現行 SOTA、目標推論成本砍 ~50%；2026 底起小量部署、2027–28 量產放大、第一代逾 1GW；微軟估包下初期產能 ~40%。【估值敏感】Broadcom $56B/$100B AI 目標兌現風險集中於少數客戶部署時程，OpenAI 合作節奏一有雜音即引發 AVGO 股價波動。是最新加入自研行列的客戶。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] OpenAI (—) | 首款自研(私有) | 2026/6/24 正式發表並具名『Jalapeño』；TSMC N3、~840mm² reticle 級、8 HBM、9 個月 tape-out；2026 底起部署、2027–28 量產；微軟估包初期產能 ~40%；目標推論成本砍 ~50% |
資料來源
Tesla / xAI / 阿里平頭哥 Tesla · xAI · Alibaba T-Head
其餘自研陣營：Tesla AI5/AI6（車用/機器人推論，TSMC+Samsung 雙代工，Dojo 訓練線已收）、xAI、阿里平頭哥（含光/PPU，中國自主）。
Tesla 改走推論導向 AI5（N3P，2026 量產）/AI6（Samsung Taylor＋TSMC Arizona），2025/8 解散 Dojo 訓練晶片團隊；xAI 採自研路線（待證）；阿里平頭哥（T-Head）PPU 對標 Nvidia H20、2025 為中國暢銷國產卡、規劃分拆 IPO。為車用/邊緣/中國自主長尾。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Tesla (TSLA) | 車用/機器人推論 | TSMC+Samsung；Dojo 訓練線收(2025/8) |
| [US] xAI (—) | 自研(待證) | GUC 客戶名單提及(待證) |
| [CN] 阿里平頭哥 T-Head (BABA) | 中國自主 | 對標 H20、規劃分拆 IPO |
資料來源
💬 留言討論 (0)
歡迎分享你對此供應鏈／個股的看法。需以 Google 帳號登入後留言；內容僅供研究討論，非投資建議。