Synopsys SNPS [US]
Synopsys（SNPS） · US 在 21 個供應鏈節點被引用，跨 13 個主題：先進製程、AI 晶片新創、ASIC、中國半導體、Chiplet/UCIe、記憶體內運算、CoWoS、Edge AI、FPGA、HBM、IC設計、Industrial AI、矽光子。
← 回首頁查看所有供應鏈主題
- EDA 工具 市佔／地位：EDA ~31%
EDA 全球第一(~31%，含併入 Ansys 多物理)，2nm 邏輯合成/佈局/簽核全流程必備，供所有先進 fabless/IDM 與 TSMC 認證流程、切換成本極高 - 矽智財 IP / 設計服務 市佔／地位：介面 IP 主導
商用介面 IP 雙雄主導，PCIe/DDR/HBM/SerDes 高速介面矽智財供 fabless 直接嵌入 SoC，省去自研與驗證成本、2nm/先進封裝相容性關鍵
- EDA 設計工具 / 3DIC sign-off 市佔／地位：EDA 龍頭 ~30%+
全流程 EDA 與 IP 雙料龍頭、合成/佈局/簽核+DesignWare IP 一站式，併 Ansys 補多物理場；3DIC Compiler 綁 TSMC 3DFabric 認證是 XPU 多 chiplet 設計必經入口，客戶價值在把客製矽 tape-out 時程與風險最小化 - SerDes / Die-to-Die / UCIe IP 市佔／地位：介面 IP 雙雄
UCIe 達 64Gbps/bump - 嵌入式記憶體 / 安全 IP 市佔／地位：基礎/安全 IP
提供 XPU 內嵌 SRAM 編譯器與基礎/安全 IP，補力旺 Logic NVM 之外的揮發性記憶體與加密 IP，為設計服務商 foundation IP 的另一來源
- D2D PHY / 控制器 / 協定 IP 市佔／地位：D2D IP 雙寡占之一
Q2 FY26 營收 $2.276B；UCIe lifetime win >150 並再添新 win、2nm 完成 64G tape-out、出業界首顆 HBM4 IP 測試晶片、PCIe 7.0 win-rate >90%；IP 於 Q1 觸底、2H 逐季回升 - NoC / 一致性 / 系統 IP 市佔／地位：系統/介面 IP 廣度
與 D2D PHY 同源、整套 IP 平台銷售
- 設計服務 / chiplet / 3DIC EDA 市佔／地位：3DIC sign-off
3DIC 封裝 sign-off EDA 雙雄，工具與 TSMC CoWoS 5.5x reticle 認證 flow 綁定，多晶粒設計無此工具無法流片、EDA 寡占鎖客
- NPU / AI 加速 IP 市佔／地位：ARC NPX/EV
ARC NPX 高 TOPS NPU IP 攻車用/行動；ARC 處理器 IP 業務 2026 H2 出售予 GlobalFoundries(MIPS)，本業聚焦 EDA
- EDA 設計工具三雄 市佔／地位：~31%（含 Ansys）
EDA 龍頭、2025/07 完成併 Ansys；2026/01/14 簽約將處理器 IP（ARC/ARC-V RISC-V/NPU/DSP IP + ASIP Designer）出售給 GlobalFoundries（2H26 完成），聚焦介面/基礎 IP；Q2 FY26 Rev $2.276B、EPS $3.35 超預期、上修 FY26 - 介面 / 互連 IP（SerDes/UCIe/PCIe） 市佔／地位：介面 IP 雙雄 >50%
全球介面 IP 雙雄合計 >50%（Synopsys IP 營收 $1.7B、Cadence $0.7B+），SerDes/PCIe/HBM 控制器領先、與自家 EDA 綁定；AI ASIC/chiplet 拉動介面 IP CAGR >20%，是 IP 市場成長最快段 - 代工 PDK / Foundation IP / 函式庫 市佔／地位：Foundation IP
與 Arm 並列 Foundation IP 三強，全節點覆蓋標準元件庫/記憶體編譯器/類比基礎 IP，與自家 EDA + PDK 認證綁定，供所有先進節點 fabless 設計起點 - 嵌入式記憶體 / 安全 IP 市佔／地位：安全/記憶體 IP
國際安全/記憶體 IP 對手：Synopsys 供加密/信任根安全 IP，Rambus 主導 HBM/DDR 記憶體介面控制器 + 硬體安全根；於 logic NVM 領域仍難撼力旺的製程覆蓋廣度 - 高速介面 IP（台廠） 市佔／地位：介面 IP 全球領導
全球介面 IP 雙雄合計 >50%（Synopsys IP 營收 $1.7B 最大），SerDes/PCIe/HBM 控制器領先，AI ASIC/HBM 拉動高速介面 IP 為其成長最快段
- Digital Twin + CAE 仿真 市佔／地位：Q1 FY2026（2026/2 公布）revenue $2.409B（+65.5% YoY，主因 Ansys 納入合併）；Q2 FY2026 revenue $2.276B，non-GAAP EPS $3.35（超預期 $3.15），non-GAAP operating margin 39.5%；FY2026 全年指引上調至 revenue $9.625–9.705B、non-GAAP EPS $14.72–14.80；$400M 成本協同目標提前達成（原定三年窗口）
整合進度超前：Ansys 產品已納入 Design Automation 業務部門，Q2 Ansys 單季貢獻 revenue ~$652M；2026/H1 與 Ansys 通路夥伴網絡深化、改採 gross basis 認列通路營收（觸及過往未服務客群）；AI 晶片設計需求強勁；2025/12 NVIDIA 投資 USD 20 億強化 Omniverse 整合
- 設計 / IP / 光子 EDA 市佔／地位：光子 EDA 三強
光子 EDA 三強壟斷電-光統一設計流程（Synopsys OptoCompiler+Ansys Lumerical 求解器+Cadence Virtuoso），是 SiPh 設計必經工具鏈、切換成本極高