Chiplet / UCIe / Die-to-Die 互連 IP 供應鏈 (Chiplet & UCIe)
Chiplet & UCIe — 異質整合（chiplet）是繞過單晶片良率與光罩極限的主路徑，UCIe 3.0（2025-08 發布、64GT/s，2026 Q1 完成首次跨供應商 live 互通實測）把 die-to-die PHY/控制器 IP 變成每顆 AI 晶片必繳的「互連收費站」。價值鏈：D2D PHY/控制器 IP（Synopsys/Cadence 雙寡占；Alphawave 2025-12 被高通 $2.4B 收編並下市、IP 併入 AI200/AI250；Eliyan 完成 $50M 戰投）→ NoC/系統 IP（Arteris Q1 2026 +39%、2026-01 收 Cycuity 補資安、累計部署 >40 億顆）→ 先進封裝互連介面（UCIe-A bump/hybrid bonding；Broadcom 2026-02 出貨首顆 2nm 3.5D F2F SoC；Ayar Labs $500M E 輪推全球首顆 UCIe 光學 chiplet）→ chiplet 設計服務（世芯 Trainium 3 2026-05 量產/創意/Broadcom/Marvell；Nvidia 投資 Marvell $2B+NVLink Fusion UCIe 橋接）→ UCIe 聯盟（12 promoter、120+ 會員）→ AI XPU 終端（OpenAI 成 Broadcom 第 6 客）。D2D IP 市場 2025 $1.8B→2033 $3.72B、UCIe 佔 53%。有別於 icdesign（EDA/CPU IP 廣義）與 asic（XPU 終端），本題聚焦 chiplet 互連經濟學。
← 回 半導體硬體供應鏈 主題列表 · 回首頁
D2D PHY / 控制器 / 協定 IP Die-to-Die PHY · Controller IP
UCIe-S（標準封裝）/ UCIe-A（先進封裝）的實體層 PHY 與協定控制器 IP（mapping PCIe/CXL/AXI/CHI-C2C/streaming），是 chiplet 互連最直接的「收費站」，每顆多晶粒 AI 晶片皆需授權＋權利金。
【競爭力多步拆解】(1) 卡位＋量化：D2D PHY/控制器 IP 是 chiplet 互連的收費站——D2D IP 市場 2025 約 $1.8B、2033 $3.72B（CAGR 9.57%），其中 UCIe 制式獨佔 53.4% 且成長最快（CAGR 9.9%）。介面/D2D IP 呈 Synopsys＋Cadence 雙寡占（廣義 EDA/IP 前二大，2024 EDA 市佔約 31%／30%），二者合計囊括絕大多數 UCIe 商用 win。(2) 護城河類型：客戶認證綁定＋製程壁壘——PHY 要在 TSMC N3P/N2、Samsung、Intel 14A 等先進節點做 silicon-proven tape-out 並隨 UCIe 版本迭代，客戶一旦在某家 IP 上完成 SoC 認證，跨供應商遷移成本極高；Synopsys UCIe lifetime win 已 >150、2nm 完成 64G tape-out、出業界首顆 HBM4 IP 測試晶片、PCIe 7.0 win-rate >90%（Q2 FY26 營收 $2.276B、IP 於 Q1 觸底後 2H 逐季回升）；Cadence 2025-12 於 TSMC N3P 完成 64Gbps UCIe tape-out（先進封裝 21Tbps/mm）、2026-03 與 Intel 完成首次跨公司 UCIe-S 互通實測。(3) 競爭態勢：領導＝Synopsys／Cadence（雙寡占）；次強／單一整合＝Alphawave Semi（業界首發 64Gb UCIe D2D、TSMC 3nm、20Tbps/mm）已被高通 $2.4B 於 2025-12-18 收購完成、12-19 自 LSE 下市，IP 併入高通 AI200/AI250——這使獨立第三方 IP 供應商少一家、且把 Alphawave 從中立賣方變成高通內部資產；追趕者＝Eliyan（未上市，NuLink PHY／NuGear／UMI，宣稱 4x 效能／半功耗，2026-01-28 完成 AMD/Arm/Coherent/Meta＋既有 Samsung/Intel 戰投 $50M，鎖定 1.6–12.8Tbps scale-up）。(4) 絃外之音風險：最大客戶（Marvell/高通/hyperscaler）逐步將 D2D PHY 客製化或內化，會直接壓縮第三方 IP 的 TAM；且 UCIe 標準化把差異化從 PHY 上推到系統整合，長期 PHY 授權金有商品化壓力。台廠：M31（6643.TWO）、力旺 eMemory（3529.TWO）僅列名 Cadence chiplet IP 夥伴生態，屬邊緣配套非收費站。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Synopsys (SNPS) | D2D IP 雙寡占之一 | Q2 FY26 營收 $2.276B；UCIe lifetime win >150 並再添新 win、2nm 完成 64G tape-out、出業界首顆 HBM4 IP 測試晶片、PCIe 7.0 win-rate >90%；IP 於 Q1 觸底、2H 逐季回升 |
| [US] Cadence (CDNS) | D2D IP 雙寡占之一 | 2025-12 於 TSMC N3P 完成第三代 64Gbps UCIe tape-out（先進封裝 21Tbps/mm）；2026-03 與 Intel 完成首次跨公司 UCIe-S 互通實測；UCIe/HBM 於 Samsung/Rapidus/Intel 14A 搶單 |
| [US] Alphawave Semi → Qualcomm (QCOM) | 首發 64Gb UCIe 子系統 | 業界首發 64Gb UCIe D2D（TSMC 3nm、20Tbps/mm）；$2.4B 被高通 2025-12-18 收購完成、2025-12-19 自 LSE 下市；IP 併入高通 AI200/AI250 資料中心推論平台 |
| [US] Eliyan (—) | D2D IP 挑戰者 | 未上市；2026-01-28 完成 AMD/Arm/Coherent/Meta + 既有 Samsung/Intel 戰投 $50M；NuGear 鎖定 1.6–12.8Tbps scale-up、NuLink-XD 224G→448G；宣稱 4x 效能/半功耗 |
| [TW] M31 科技 M31 (6643.TWO) | 台系介面 IP | CES 2026 列名 Cadence chiplet IP 夥伴生態 |
| [TW] 力旺 eMemory (3529.TWO) | 嵌入式記憶體/安全 IP | 列名 Cadence chiplet IP 夥伴生態 |
資料來源
NoC / 一致性 / 系統 IP NoC · Coherency · System IP
晶粒內 network-on-chip 與跨晶粒一致性結構，是把多顆 chiplet 串成一個邏輯晶片的「系統黏著劑」；chiplet 化使單一 SoC 的 NoC 用量倍增。
【競爭力多步拆解】(1) 卡位＋量化：NoC 是把多顆 chiplet 串成一個邏輯晶片的系統黏著劑，chiplet 化使單一 SoC 的 NoC 用量倍增。商用（merchant）NoC IP 市場由 Arteris（AIP）主導——NoC 累計已部署 >40 億顆晶片／chiplet（2026-02 里程碑），Q1 2026 營收 $22.9M(+39% YoY)、ACV+royalty $92.8M(+39%)、變動權利金 $7.9M(+67%)、RPO $118.3M、AI 佔授權金 >50%。(2) 護城河類型：客戶認證綁定＋工具鏈慣性——FlexNoC/FlexGen 的拓撲最佳化與時序收斂深嵌客戶 SoC 流程，遷移需重跑後端；FlexGen 智慧自動化已 30+ 量產裝置／10 客戶；2026-01 以 $43.1M 收 Cycuity 加上半導體資安驗證 IP、擴大 IP 覆蓋面（FY26 指引上調、Q4 拚 non-GAAP 營益轉正）。(3) 競爭態勢：領導＝Arteris（唯一純商用 NoC IP 上市標的、近乎獨佔 merchant 市場）；真正對手不是另一家 IP 商，而是客戶「自研 NoC」與 Arm CSS（ARM，運算子系統把 NoC/一致性打包進 IP 授權）——即 make-vs-buy；追趕者＝Synopsys/Cadence 的系統 IP 只在整套平台銷售時附帶。(4) 絃外之音風險：Arteris 規模仍小（年營收約 $71M），大客戶一旦選擇自研 NoC 或改用 Arm CSS，變動權利金成長會斷鏈；且其護城河是慣性而非硬專利，長約到期時議價力有限。本環節與 D2D PHY 互補：PHY 解決『跨晶粒的線』，NoC 解決『晶粒內外的流量結構』。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Arteris (AIP) | 純 NoC 系統 IP 領先 | Q1 2026 營收 $22.9M(+39% YoY)、ACV+royalty $92.8M(+39%)、變動權利金 $7.9M(+67%)、RPO $118.3M；FlexGen 已達 30+ 量產裝置/10 客戶；2026-01 以 $43.1M 收 Cycuity 補資安驗證 IP；FY26 指引上調至 $91–95M、Q4 拚 non-GAAP 營益轉正 |
| [US] Arm Holdings (ARM) | 架構/系統 IP | UCIe promoter；CSS 切入多晶粒系統設計 |
| [US] Synopsys (system IP) (SNPS) | 系統/介面 IP 廣度 | 與 D2D PHY 同源、整套 IP 平台銷售 |
| [US] Cadence (system IP) (CDNS) | 系統/協定 IP | 與 D2D IP 同源；協定 mapping 至 SoC 結構 |
資料來源
先進封裝互連介面 (UCIe-A bump / hybrid bonding) Advanced-Packaging Interconnect Interface
UCIe-A（先進封裝）所需的 micro-bump / hybrid bonding 物理介面與整合平台，是 chiplet 互連 IP 落地的實體載體。與 cowos/substrate 主題互補：那邊講封裝產能與載板，本題聚焦「互連規格與整合平台」。
TSMC（2330.TW / TSM，3DFabric/CoWoS/SoIC 平台承載 UCIe-A 互連、Alphawave/Synopsys UCIe IP 皆在其 3nm tape-out）為實體介面龍頭。Broadcom（AVGO，3.5D XDSiP F2F 平台最大 6000mm²、12 顆 HBM、結合 3D 堆疊＋2.5D；2026-02-26 已出貨業界首顆 2nm 3.5D F2F 客製 SoC，首位客戶富士通 Monaka）把封裝介面與設計整合。Intel（INTC，EMIB/Foveros + UCIe-A，2026-03 Chiplet Summit 與 Cadence 完成跨公司 UCIe-S 互通實測）。ASE（3711.TW，UCIe promoter、OSAT 端推 2.5D/3D 封裝）。⚠ 新變數：光學互連介面正式進場——Ayar Labs（未上市）2026-03 完成 $500M E 輪（估值 $3.75B、Nvidia/AMD/世芯/聯發科入股）、推出全球首顆 UCIe 光學 chiplet（TeraPHY 8Tbps），2026-06 併入 NVLink Fusion 生態，把 UCIe 介面從電氣 bump 延伸到 co-packaged optics。⚠ 標準化使標準 wire bond/flip-chip OSAT 端面臨 10–20% 毛利壓縮；跨 foundry 互通受製程差異與訊號完整性限制，尚非即插即用。
| 公司 | 市佔／地位 | 角色 |
|---|
| [TW] TSMC 台積電 (2330.TW) | 先進封裝介面龍頭 | Alphawave/Synopsys UCIe IP 皆在其 3nm tape-out |
| [US] Broadcom (AVGO) | 3.5D 整合平台 | 2026-02-26 已出貨業界首顆 2nm 3.5D F2F 客製 SoC（4 顆 N2 運算 die+1 IO die+6 HBM，首位客戶富士通 Monaka）；AI 半導體 Q1 FY26 +106%、Q2 FY26 指引 $10.7B(+140%)、OpenAI 成第 6 大 hyperscaler 客戶 |
| [US] Intel Foundry (INTC) | EMIB/Foveros + UCIe-A | 2026-03 Chiplet Summit 完成跨公司 UCIe-S 互通實測 |
| [TW] ASE 日月光 (3711.TW) | OSAT 端 2.5D/3D | UCIe promoter；OSAT 端面臨標準化毛利壓縮 |
| [KR] Samsung 三星 (005930.KS) | 封裝介面 + 代工 | UCIe promoter；Synopsys UCIe PHY 在其節點 tape-out |
| [US] Ayar Labs (—) | 光學 UCIe chiplet 首發 | 未上市；2026-03-03 完成 $500M E 輪（累計 $870M、估值 $3.75B），Nvidia/AMD/世芯/聯發科＋Neuberger/ARK/QIA/Sequoia 入股；推出全球首顆 UCIe 光學 chiplet；2026-06 併入 NVLink Fusion 生態；擴產 CPO、設新竹據點 |
資料來源
chiplet 設計服務 / 多晶粒整合 Chiplet Design Service & Integration
把 D2D IP、NoC、先進封裝整合成可量產的多晶粒 XPU 的設計服務商，是 chiplet 從規格走向出貨的關鍵接合層。
【競爭力多步拆解】(1) 卡位＋量化：設計服務把 D2D IP＋NoC＋先進封裝整合成可量產多晶粒 XPU，是 chiplet 從規格走向出貨的接合層。此環節分兩層——merchant 巨頭（Broadcom、Marvell）拿走最大客製 ASIC 標案，台系純設計服務（世芯、創意、聯發科）在後段整合與 CoWoS 管理承接。Marvell Q1 FY27 營收創紀錄 $2.418B(+28% YoY)、資料中心 $1.83B(+27% YoY，佔營收 76%)、custom AI 設計案 >50 個、FY27 custom 成長 >20%、FY29 custom 目標 >$10B、FY28 營收目標上調至 $16.5B。(2) 護城河類型：資本／認證門檻＋客戶深度綁定——高階客製 SoC 一旦選定設計夥伴就綁定整個 tape-out 到量產週期（2–3 年），Marvell 新一代 UCIe IP 頻寬密度 3x，Broadcom 3.5D XDSiP F2F（最大 6000mm²、12 HBM）為專屬平台，切換成本極高。(3) 競爭態勢：領導＝Broadcom（客製 ASIC 龍頭，2026-02 出貨業界首顆 2nm 3.5D F2F SoC、首客富士通 Monaka、OpenAI 成第 6 大客戶、AI 半導體 Q2 FY26 指引 $10.7B）；次強＝Marvell（merchant＋設計服務混合，2026-03 獲 Nvidia $2B 投資並納入 NVLink Fusion）；追趕／後段整合＝世芯 Alchip（3661.TW，關鍵客戶 AWS Trainium 3 3nm 2026-05 進量產、Q3 起 QoQ 放量、多 2nm 案年底 tape-out）、創意電子 GUC（3443.TW，TSMC 體系、2026 AI server tracker 領先）、聯發科 MediaTek（2454.TW，大廠跨入 CSP ASIC）。(4) 絃外之音風險：設計服務為專案制非訂閱制，NRE→量產有時間差，季度能見度低、營收波動大——世芯 2026 Q1 營收僅 $132.4M（年減約 58%，去年同期 $318.7M），純因專案節奏而非流失；且營收深綁 AI capex，hyperscaler 一旦放緩投資，NRE 與量產同步遞延。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Marvell (MRVL) | merchant+設計服務·次強 | Q1 FY27 創紀錄營收 $2.418B(+28% YoY)、資料中心 $1.83B(+27% YoY，佔 76%)、custom AI 設計案 >50 個、FY27 custom 成長 >20%、FY29 custom 目標 >$10B、FY28 營收目標上調至 $16.5B；Nvidia 2026-03 投資 $2B 並把 Marvell 納入 NVLink Fusion（外接 XPU 經 UCIe-to-NVLink 橋接 chiplet 接入）＋矽光子合作；UCIe 頻寬密度 3x |
| [US] Broadcom (AVGO) | 3.5D + 客製 XPU | 2026-02 出貨首顆 2nm 3.5D F2F SoC（首客富士通 Monaka）；OpenAI 成第 6 大客戶；AI 半導體 Q2 FY26 指引 $10.7B(+140%) |
| [TW] 世芯 Alchip (3661.TW) | 高階 2.5D/3DIC 設計 | 關鍵客戶 AI 晶片(AWS Trainium 3)2026-05 已進入量產、Q3 起 QoQ 強勁放量；多 2nm 案年底 tape-out；亦入股 Ayar Labs 光學 chiplet；2026 Q1 營收 $132.4M(NT$41.9 億、毛利率 50.2%)年減 |
| [TW] 創意電子 GUC (3443.TW) | TSMC 體系設計服務 | 2026 AI server tracker 領先 Faraday/Alchip |
| [TW] 聯發科 MediaTek (2454.TW) | 大廠跨入 ASIC | 與 GUC/世芯同列 2H26 CSP ASIC 受惠者(TrendForce) |
資料來源
UCIe 標準 / 聯盟治理 UCIe Consortium & Standard
定義 chiplet 跨供應商互通與相容性測試規則的標準制定機構，是整條鏈的橫向治理層；誰進董事會，誰就影響規格走向。
【競爭力多步拆解】(1) 卡位＋量化：UCIe 是產業事實標準——佔 D2D IP 市場 53.4% 且 CAGR 最快（9.9%），12 家 promoter 董事級（AMD、ASE、Alibaba Cloud、Arm、Google Cloud、Intel、Meta、Microsoft、Nvidia、Qualcomm、Samsung、TSMC）＋120+ 會員，幾乎涵蓋所有先進封裝、foundry、EDA/IP 與 hyperscaler。(2) 護城河類型：網路效應＋標準鎖定——愈多 IP/封裝/晶片支援 UCIe，換用他標準的成本愈高；UCIe 3.0（2025-08，64GT/s、>20Tbps/mm、sideband 100mm）向下相容、2026 Q1 完成首次跨供應商 live 互通實測（Cadence×Intel UCIe-S），標準從規格走向落地。(3) 競爭態勢：領導＝UCIe（近乎獨佔開放互通治理層）；唯一實質替代＝OCP ODSA 的 BoW（Bunch of Wires），走有機基板、低成本、簡易實作路線，屬利基而非主流，市佔遠低於 UCIe；私有互連（Nvidia NVLink、AMD Infinity Fabric）在自家生態內平行存在。(4) 絃外之音風險：UCIe 把差異化從 PHY 上推到系統整合與架構，通過 compliance 不保證合體效能，跨 foundry 互通受製程差異限制，multi-vendor chiplet marketplace 仍需大量 co-design、尚非即插即用；且 Nvidia 以 NVLink Fusion 用 UCIe 橋接外接 XPU 的同時，把 scale-up fabric 收斂回自家 NVLink 標準，對純開放 UCIe marketplace 形成競合張力——標準雖開放，價值捕獲仍集中在少數 promoter。
| 公司 | 市佔／地位 | 角色 |
|---|
| [GLOBAL] UCIe Consortium (—) | 主流開放 D2D 標準(佔 53%) | 2022 成立；12 promoter 董事級；會員 120+；2026 Q1 首次跨供應商 live 互通實測；UCIe 佔 D2D IP 53.4%、成長最快；利基替代為 OCP BoW |
| [US] Intel (INTC) | UCIe 創始/董事 | 2026-03 與 Cadence 完成跨公司 UCIe-S 互通實測 |
| [US] AMD (AMD) | UCIe 創始/董事 | promoter；亦戰略投資 Eliyan |
| [TW] TSMC 台積電 (2330.TW) | UCIe 董事 + 封裝平台 | promoter；先進封裝實體承載 |
| [TW] ASE 日月光 (3711.TW) | UCIe 董事 (OSAT) | promoter；OSAT 端唯一董事代表 |
資料來源
AI XPU / HPC 終端需求 (Offtake) AI XPU & HPC Demand
hyperscaler 自研 XPU 與多晶粒 AI 加速器是 chiplet/UCIe 的需求錨點，把上游 D2D IP 與設計服務的成長拉動起來。
Nvidia（NVDA，Rubin 世代走多晶粒、UCIe promoter；2026-03 投資 Marvell $2B 並開放 NVLink Fusion——外接 XPU 經 UCIe-to-NVLink 橋接 chiplet 1.8TB/s 接入 Nvidia 機架，把半客製 XPU 拉進其生態）、AMD（AMD，chiplet CPU/GPU 先行者；promoter＋投資 Eliyan/Ayar Labs）、Google（GOOGL，TPU；promoter）、Meta（META，MTIA；promoter＋投資 Eliyan）、Microsoft（MSFT，Maia；promoter）、Amazon（AMZN，Trainium 3 由世芯設計、3nm，2026-05 已量產）；OpenAI 2026 成 Broadcom 第 6 大客製客戶。⚠ 風險：D2D IP 與設計服務深綁 AI capex，一旦 hyperscaler 投資放緩，NRE 與權利金同步下修；大客戶自研 D2D PHY（Marvell/Eliyan 客戶化）亦壓縮第三方 IP TAM；NVLink Fusion 雖以 UCIe 橋接，卻把 scale-up fabric 重新收斂回 Nvidia 標準，對純開放 UCIe marketplace 形成競合張力。
| 公司 | 市佔／地位 | 角色 |
|---|
| [US] Nvidia (NVDA) | AI 加速器龍頭 | UCIe promoter；2026-03 投資 Marvell $2B 並開放 NVLink Fusion（外接 XPU 經 UCIe-to-NVLink 橋接 chiplet 1.8TB/s 接入）；亦入股 Ayar Labs 光學 chiplet |
| [US] AMD (AMD) | chiplet 先行者 | promoter；戰略投資 Eliyan |
| [US] Google (GOOGL) | 自研 TPU | UCIe promoter；CSP ASIC 需求方 |
| [US] Meta (META) | 自研 MTIA | promoter；戰略投資 Eliyan |
| [US] Amazon AWS (AMZN) | 自研 Trainium | 3nm；關鍵 ASIC 2026-05 已進入量產、Q3 起放量 |
| [US] Microsoft (MSFT) | 自研 Maia | UCIe promoter |
資料來源
💬 留言討論 (0)
歡迎分享你對此供應鏈／個股的看法。需以 Google 帳號登入後留言；內容僅供研究討論，非投資建議。