IP / EDA / RISC-V 核心 IP, EDA & RISC-V Cores
推論晶片新創的設計起點：RISC-V 或 Arm CPU 核心、EDA 工具、SerDes/die-to-die 互連 IP。多數新創採 RISC-V 以避開 Arm 授權上限並掌握架構自主。
產業競爭力（多步）：(1) 位置與量化——EDA 設計流程由 Synopsys（SNPS）、Cadence（CDNS）合計掌握約 70–80% 市場（雙寡頭 oligopoly），是任何 AI 晶片繞不開的入口；Arm 在資料中心 CPU IP 為授權龍頭；RISC-V 陣營（SiFive 商用先驅、晶心 Andes 6533.TWO 台廠 RISC-V IP 龍頭、Tenstorrent 自有 Ascalon）為追趕者但採用快速加速。(2) 護城河型——EDA 屬『客戶認證綁定＋工具鏈生態網路效應』：完整流程＋代工/IP 認證庫綁死設計團隊，切換成本極高，是最硬的寡頭；RISC-V 的護城河較弱（開放 ISA），靠的是『避開 Arm royalty 上限＋架構自主』的成本/自由度誘因。(3) 競爭態勢——RISC-V 從下端、hyperscaler 自研微架構從上端雙面夾擊 Arm 的 royalty 模式；晶心 Andes 累計授權 >200 億顆、高階 CAGR ~30%，Tenstorrent 2025 併 Blue Cheetah die-to-die IP 兼具 IP 供應與整機雙重身分。SerDes/UCIe chiplet 互連由 Alphawave、Synopsys、Cadence 提供（連結 chiplet_ucie 主題）。(4) 絃外之音（破口風險）——EDA 寡頭近乎無解，但 RISC-V 陣營整併風險升高：Qualcomm 原被傳 $8–10B 洽購 Tenstorrent 的 RISC-V/CPU IP，惟該傳聞已於 2026-06-30 遭 Jim Keller 公開否認、Tenstorrent 稱維持獨立；Qualcomm 改以 $3.92B 確認收 Modular（軟體層），顯示大廠攻 CUDA 的路徑由『買 RISC-V 晶片 IP』轉向『買開放編譯器』，Arm 的 royalty 護城河短期未被 Qualcomm 從硬體端直接侵蝕。
| 公司 | 市佔／地位 | 角色 |
|---|---|---|
| [US] Synopsys (SNPS) | EDA 雙雄之一 | AI 晶片設計繞不開的入口；新創 IP 供應 |
| [US] Cadence (CDNS) | EDA 雙雄之一 | AI 晶片設計與驗證 |
| [UK] Arm Holdings (ARM) | CPU IP 龍頭 | Rebellions 與 Arm/Samsung Ventures 合作；新創 CPU 選項之一 |
| [US] SiFive (—) | RISC-V 商用先驅 | 未上市；RISC-V 商用化先行者 |
| [TW] 晶心科技 Andes (6533.TWO) | 台廠 RISC-V IP 龍頭 | 累計授權 >200 億顆；高階 CAGR ~30% |
| [US] Tenstorrent (IP) (—) | RISC-V AI IP + 整機（獨立追趕者） | 未上市；2025 併 Blue Cheetah；2026-06 曾傳 Qualcomm $8–10B 洽購其 RISC-V/CPU IP，惟 2026-06-30 CEO Jim Keller 公開否認收購洽談、強調維持獨立與策略夥伴路線（傳聞未成局） |
💬 留言討論 (0)
歡迎分享你對此供應鏈／個股的看法。需以 Google 帳號登入後留言；內容僅供研究討論，非投資建議。